طراحی، ارتقاء و بهینه سازی مولد PWM هوشمند 5 بیتی با چهار ورودی برای تراشه های FPGA توسط زبان VHDL
Publish place: 16th Iran"s Electrical Engineering Student Conference
Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 668
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE16_238
تاریخ نمایه سازی: 21 تیر 1393
Abstract:
مولد مدولاسیون عرض پالس (PWM) بر اساس مقادیر مختلف ورودی ها، برای تولید دیوتی سایکل بهبود یافته ی خروجی استفاده می شود. این مولد قادر است با توجه به تغییرات ورودی، با تغییر عرض پالس خود در منطق کنترل دیجیتال راه هوشمندانه ای برای کنترل و تنظیم آنالوگ ارائه دهد. اساساً انتخاب تراشه ی مناسب می تواند در موفقیت طرح تاثیر بسیاری داشته باشد. FPGA یکی از پرقدرت ترین و انعطاف پذیرترین تراشه های قابل برنامه ریزی است که علاوه بر کاهش نویزپذیری و توان مصرفی، طراحی و تست پیچیده ترین و پرسرعت ترین مدارهای دیجیتال را در زمانی کوتاه و با صرف هزینه ی نسبتاً کم امکان پذیر می سازد. از این رو مهمترین هدف این مقاله طراحی، بهینه سازی و پیاده سازی یک PWM اتوماتیک و انعطاف پذیر بر روی تراشه های FPGA می باشد. این مقاله ابتدا با تمرکز بر تکنیکهای ساختاری و قابلیت استفاده مجدد زبان VHDL طراحی های پیشنهادی خود را شبیه سازی و سپس در قالب یک پروژه کنترل دور موتور نتیجه را با موفقیت بر روی FPGA پیاده سازی و آزمایش می کند.
Authors
فرزانه عرب پور
دانشکده فنی حرفه ای شهید مهاجر اصفهان
حمید کرمی
دانشکده فنی حرفه ای شهید مهاجر اصفهان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :