CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بررسی زمان رفع خطا در مدهای پیچشی یک سیستم قدرت جبران شده توسط جبرانگر سنکرون استاتیکی سری (SSSC) و خازن ثابت

عنوان مقاله: بررسی زمان رفع خطا در مدهای پیچشی یک سیستم قدرت جبران شده توسط جبرانگر سنکرون استاتیکی سری (SSSC) و خازن ثابت
شناسه ملی مقاله: ISCEE16_413
منتشر شده در شانزدهمین کنفرانس دانشجویی مهندسی برق ایران در سال 1392
مشخصات نویسندگان مقاله:

علی مشفقی - دانشگاه آزاد اسلامی واحد نجف آباد
ابراهیم برزآبادی - دانشگاه آزاد اسلامی واحد نجف آباد
مجید دهقانی - دانشگاه آزاد اسلامی واحد نجف آباد

خلاصه مقاله:
وجود SSSC در یک سیستم قدرت باعث میرائی نوسانات می گردد لیکن سیستم حفاظتی نیز باید در مدت زمان مشخصی خطا را برطرف نماید تا مدهای پیچشی سیستم انرژی کافی برای تحریک بدست نیاورده و سیستم وارد مرحله ناپایداری نگردد. اما بنابر مسائل اقتصادی جبرانسازی تنها توسط SSSC مقرون به صرفه نمی باشد. برای کاهش ابعاد و اندازه جبرانگر سنکرون استاتیکی سری از ترکیبی از خازن سری و جبرانگر SSSC استفاده می شود که این ترکیب، علاوه بر تامین توان راکتیو مورد نیاز سیستم، استفاده از SSSC را در رنج کمتری (استفاده از خازن لینک dc کوچکتر) باعث می شود. در این حالت نیز سیستم های کنترلی SSSC به پایداری سیستم کمک کنند. در این مقاله تاثیر زمان رفع خطا در ایجاد مدهای پیچشی ناپایدار در سیستم انتقال، مورد مطالعه قرار می گیرد. در این راستا برای مدل نمودن جبرانگر سنکرون استاتیکی سری از یک اینورتر 6 پالس استفاده شده است. همچنین سیستم مورد مطالعه مدل IEEE first benchmark برای تحلیل پدیده رزونانس زیرسنکرون SSR می باشد که از طریق شبیه سازی با نرم افزار EMTDC/PSCAD مورد مطالعه قرار گرفته است.

کلمات کلیدی:
جبرانگر سنکرون استاتیکی سری (SSSC)، رزونانس زیر سنکرون (SSR)، مدهای پیچشی

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/265463/