طراحی تقویت کننده عملیاتی CMOS با زمان استقرار کم در تکنولوژی 0.18um

Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,170

متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

INCEE01_208

تاریخ نمایه سازی: 25 تیر 1393

Abstract:

امروزه کاربرد تقویت کننده های عملیاتی با زمان نشست کم در مدارهایی با سرعت انتقال داده بالا همانند مدارهای نمونه بردار و نگه دار، مالتی پلکسر و مبدل های آنالوگ به دیجیتال رو به افزایش است. زیرا در این مدارها زمان نشست عامل اصلی در تعیین حداکثر سرعت انتقال داده می شود که هرچه کمتر باشد، سرعت بالاتر خواهد بود. روش پیشنهادی در این مقاله برمبنای جبران سازی غیرمستقیم با تکنیک جداسازی طول کانال ترانزیستور می باشد که براساس آن خازن جبران ساز بین گره با امپدانس پایین و خروجی قرار می گیرد. برخلاف جبران سازی میلری (مستقیم)، این روش سبب حذف صفر سمت راست، افزایش پهنای باند و پایداری بیشتر آمپ امپ می شود. نتایج شبیه سازی در سطح مدار با استفاده از نرم افزار HSPICE و تکنولوژی 0.18 میکرومتر موثر بودن روش پیشنهادی را نشان می دهد. زیرا با به کارگیری آن فرکانس بهره واحد آمپ امپ بیشتر شده و در نتیجه زمان نشست بهبود یافته است.

Authors

کاظم حاجی تبار فیروزجائی

دانشجوی دانشگاه آزاد اسلامی واحد تهران مرکزی، گروه برق

فرهاد رزاقیان

استادیار دانشگاه آزاد اسلامی واحد تهران جنوب، گروه برق

علیرضا کاشانی نیا

استادیار دانشگاه آزاد اسلامی واحد تهران جنوب، گروه برق