

**عنوان مقاله:**

تحقیقی بر تپولوژی های شبکه بر روی تراشه ها

**محل انتشار:**

همایش ملی پژوهش های کاربردی در علوم و مهندسی (سال: 1392)

تعداد صفحات اصل مقاله: 1

**نویسندها:**

مارال کلاه کج - دانشجوی کارشناسی ارشد، مهندسی کامپیوتر، نرم افزار، دانشگاه آزاد اسلامی واحد علوم و تحقیقات خوزستان، گروه کامپیوتر، اهواز، ایران

طیبه عیسی زاده - دانشجوی کارشناسی ارشد، مهندسی کامپیوتر/ نرم افزار، دانشگاه آزاد اسلامی واحد علوم و تحقیقات خوزستان، گروه کامپیوتر، اهواز، ایران

**خلاصه مقاله:**

با حرکت صنعت ریزپردازندۀ از تک هسته‌ای به چند هسته‌ای، به منظور بهره‌گیری بیشتر برای دسترسی به منابع، نیاز به ارتباط موثر در میان پردازندۀ ها وجود دارد. افزایش تعداد پردازندۀ ها بر روی یک تراشه، باعث افزایش توان مصرفی، اندازه و تاخیر ارتباطی در سیستم های چندپردازندۀ می‌شود. برای استفاده از این پلت فرم، محققان به دنبال روش‌های ارتباطی مقیاس پذیر هستند. شبکه بر روی تراشه 3 یکی از این روش‌های است، که بین تاخیر، توان، انرژی مصرفی و سطح سیلیکون مصالحه برقرار می‌کند. تا کنون تپولوژی‌های بسیاری برای شبکه بر روی تراشه پیشنهاد شده است. علاوه بر تپولوژی‌های کلاسیک، تپولوژی‌های سه بعدی نقش مهمی در کاهش این فاکتورها و در نهایت بهبود کارآیی شبکه‌های روی تراشه دارد. در این مقاله قصد داریم به بررسی معماری‌های موجود در این زمینه پرداخته و نقاط قوت و ضعف آنها را مطرح نماییم.

**کلمات کلیدی:**

شبکه بر روی تراشه، تپولوژی‌های سه بعدی، مقیاس پذیری، تاخیر، توان، سطح سیلیکون

**لینک ثابت مقاله در پایگاه سیویلیکا:**<https://civilica.com/doc/291093>