

عنوان مقاله:

تحقیقی بر توپولوژی های شبکه بر روی تراشه

محل انتشار:

همایش ملی پژوهش های کاربردی در علوم و مهندسی (سال: 1392)

تعداد صفحات اصل مقاله: 1

نویسندگان:

مارال کلاه کج - دانشجوی کارشناسی ارشد، مهندسی کامپیوتر/ نرم افزار، دانشگاه آزاد اسلامی واحد علوم و تحقیقات خوزستان، گروه کامپیوتر، اهواز، ایران

طیبه عیسی زاده - عضو هیات علمی گروه زمین شناسی دانشگاه آزاد اسلامی واحد کهنوج

خلاصه مقاله:

با حرکت صنعت ریزپردازنده از تک هسته ای به چند هسته ای، به منظور بهره گیری بیشتر برای دسترسی به منابع، نیاز به ارتباط موثر در میان پردازنده ها وجود دارد. افزایش تعداد پردازنده ها بر روی یک تراشه، باعث افزایش توان مصرفی، اندازه و تاخیر ارتباطی در سیستم های چندپردازنده ای می شود. برای استفاده از این پلت فرم، محققان به دنبال روش های ارتباطی مقیاس پذیر هستند. شبکه بر روی تراشه 3 یک ی از این روش هاست، که بین تاخیر، توان، انرژی مصرفی و سطح سیلیکون مصلحه برقرار می کند. تا کنون توپولوژی های بسیاری برای شبکه بر روی تراشه پیشنهاد شده است. علاوه بر توپولوژی های کلاسیک، توپولوژی های سه بعدی نقش مهمی در کاهش این فاکتورها و در نهایت بهبود کارایی شبکه های روی تراشه دارد. در این مقاله قصد داریم به بررسی معماری های موجود در این زمینه پرداخته و نقاط قوت و ضعف آنها را مطرح نماییم

کلمات کلیدی:

شبکه بر روی تراشه، توپولوژی های سه بعدی، مقیاس پذیری، تاخیر، توان، سطح سیلیکون

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/291112>

