طراحی بهینه الگوریتم ردیابی هدف برای تسریع پیاده سازی در تراشه FPGA
عنوان مقاله: طراحی بهینه الگوریتم ردیابی هدف برای تسریع پیاده سازی در تراشه FPGA
شناسه ملی مقاله: DCEAEM01_122
منتشر شده در اولین کنفرانس سراسری توسعه محوری مهندسی عمران، معماری،برق و مکانیک ایران در سال 1393
شناسه ملی مقاله: DCEAEM01_122
منتشر شده در اولین کنفرانس سراسری توسعه محوری مهندسی عمران، معماری،برق و مکانیک ایران در سال 1393
مشخصات نویسندگان مقاله:
نسترن اسدی - دانشجوی کارشناسی ارشد مهندسی برق دانشگاه گیلان
راهبه نیارکی اصل - استادیار گروه مهندسی برق دانشگاه گیلان
خلاصه مقاله:
نسترن اسدی - دانشجوی کارشناسی ارشد مهندسی برق دانشگاه گیلان
راهبه نیارکی اصل - استادیار گروه مهندسی برق دانشگاه گیلان
ردیابی شی متحرک ازجمله زمینه های علمی باکاربردهای بسیاروسیع می باشد که دراین میان مسئله ردیابی بلادرنگ ازاهمیت ویژه ای برخوردار است و این امربااستفاده ازسخت افزارهایی با قابلیت پیکربندی مجددباسرعت بالا قابل پیاده سازی است ازانجاکه درفرایندردیابی سرعت دقت و کارایی برای ما اهمیت دارد ارایه طرحی که شبیه سازی را بادقت و سرعت بیشتری انجام دهد بسیارمفید بوده و هزینه هارا کاهش میدهد این مقاله به طراحی ردیاب شی متحرک برمبنای ترکیب دوویژگی رنگ و لبه بااستفاده ازالگوریتم انتقال میانگین توسط زبان توصیف سخت افزار VHDL می پردازد طرح توسط نرم افزار Xilinx ISE14.2 وبااستفاده اززبان VHDL برروی XC5SX35 FPGA سنتز شده است نتایج حاصل ازآن نشان میدهد که این طراحی قادر است فرایند ردگیری رابادقت وسرعت بالا انجام دهد
کلمات کلیدی: هدف ، ردیابی ، الگوریتم انتقال میانگین ، ترکیب ویژگی ، FPGA
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/325725/