تخصیص بهینه افزونگی در مدارهای دیجیتال جهت بهبود قابلیت اطمینان
عنوان مقاله: تخصیص بهینه افزونگی در مدارهای دیجیتال جهت بهبود قابلیت اطمینان
شناسه ملی مقاله: DCEAEM01_181
منتشر شده در اولین کنفرانس سراسری توسعه محوری مهندسی عمران، معماری،برق و مکانیک ایران در سال 1393
شناسه ملی مقاله: DCEAEM01_181
منتشر شده در اولین کنفرانس سراسری توسعه محوری مهندسی عمران، معماری،برق و مکانیک ایران در سال 1393
مشخصات نویسندگان مقاله:
مریم شجاعی - گروه مهندسی برق دانشکده فنی ومهندسی دانشگاه شهید باهنر کرمان
علی ماهانی - گروه مهندسی برق دانشکده فنی ومهندسی دانشگاه شهید باهنر کرمان
خلاصه مقاله:
مریم شجاعی - گروه مهندسی برق دانشکده فنی ومهندسی دانشگاه شهید باهنر کرمان
علی ماهانی - گروه مهندسی برق دانشکده فنی ومهندسی دانشگاه شهید باهنر کرمان
باتوجه به پیشرفت فن آوری وساخت قطعات درابعادنانومتری طراحی یک مدارباقلیت تحمل پذیری خطا درسالهای اخیر موردتوجه قرارگرفته است بطور معمول برای افزیاش قابلیت اطمینان ازروش افزونگی استفاده میشود که هزینه افزایش فضای مصرفی را به دنبال خواهد داشت به منظور کاهش این هزینه ازروشهای انتخابی استفاده میشود مساله اصلی یافتن زیرمجموعه ای ازقطعات برای اعمال افزونگی است دراین مقاله یک روش برمبنای فرایند بهینه سازی برای انتخاب بهترین زیرمجموعه ازبین معماریهای ممکن ارایه شده است برای نشان دادن کارایی روش پیشنهادی نتایج عددی حاصل ازچندنمونه درمقایسه با روش استاندارافزونگی سه تایی آورده شده است
کلمات کلیدی: قابلیت اطمینان ، مداردیجیتال ، افزونگی ، احتمال سیگنال ، جستجوی هارمونی
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/325783/