

عنوان مقاله:

طراحی و شبیه سازی مبدل های آنالوگ به دیجیتال پایپ لاین با دقت و سرعت بالا و توان مصرفی پایین

محل انتشار:

اولین همایش ملی مهندسی برق و کامپیوتر در شمال کشور (سال: 1393)

تعداد صفحات اصل مقاله: 15

نویسندگان:

حبیبه فخرایی - مدرس دانشگاه وعضوهیئت علمی دانشگاه آزاد اسلامی بندردیر

علی منفرد - مدرس دانشگاه آزاد اسلامی بندردیر

خلاصه مقاله:

در این مقاله روش نوینی در بهینه سازی مبدل های آنالوگ به دیجیتال پر سرعت با دقت بالا با هدف کاهش توان مصرفی آنها ارائه می شود. بر اساس روشی بهینه در تعیین زمان های نشست سیگنال کوچک و سیگنال بزرگ، جریان مصرفی آپ امپ های دو طبقه با جبران سازی میلی کیلمینه می شود و رابطه ای بسته بر حسب پارامترهای اصلی آپ امپ، برای جریان مصرفی بهینه ی آن بدست می آید. جبران سازی کسکود به عنوان روشی برتر برای تقویت کننده ی کلاس AB که کاربرد مناسبی در آپ امپ های به کار رفته در مبدل های پایپ لاین ولتاژ پایین با دقت بالا دارد ارائه می شود. روش طراحی پیشنهاد شده در فرآیند ساخت CMOS 0.18 μm که از منبع تغذیه ی 1.2V تنها 38mW توان مصرف می کند در سطح سیستمی و مداری طراحی و شبیه سازی شد. مهمترین کاربردهای مبدل های آنالوگ به دیجیتال پایپ لاین 12 بیت با فرکانس نمونه برداری 40MS/s و SNR بالا در دوربینهای دیجیتال، سیستم های تصویر برداری پزشکی، ابزار دقیق و سیستم های مخابراتی نظیر Wi-Fi چند آنتنه است.

کلمات کلیدی:

مبدل A ، D ، پایپ لاین ، جبران ساز کسکود، سرعت بالا

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/330372>

