CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

یک روش نوین درطراحیو بهینه سازی سلول تمام جمع کنندهتک بیتی با به کارگیری سلولGDIجهت کاهش تعداد ترانزیستورها و مصرف توان پایین

عنوان مقاله: یک روش نوین درطراحیو بهینه سازی سلول تمام جمع کنندهتک بیتی با به کارگیری سلولGDIجهت کاهش تعداد ترانزیستورها و مصرف توان پایین
شناسه ملی مقاله: IAUFASA02_226
منتشر شده در دومین همایش ملی فناوری های نوین در مهندسی برق و کامپیوتر در سال 1393
مشخصات نویسندگان مقاله:

مهدی شیرالی - دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
حسین حیاتی - دانشگاه خلیج فارس بوشهر، ، گروه علوم پایه ، بوشهر، ایران
بهروز قدیمی - دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
عباس زنگنه نژاد - دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران

خلاصه مقاله:
در اینمقاله سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین ارائه می شود و مدار پیشنهادی از نظر سرعت، توان مصرفی،نسبت به دیگر مدارات مطرح شده از موقعیت خوبی برخوردار خواهد بود. در این تحقیق با معرفی ومرور ویژگی ومعایب برخی ازسلول های تمام جمع کننده قبلی، سعی در ارائه سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین و فرکانس بالا در تکنولوژی CMOSداریم و نتایج شبیه سازی که توسط نرم افزارهایCosmosScope وHspiceبر پایه تکنولوژی 09 نانومتر، فرکانس،1GHZ در دمای اتاق، فرکانس کار یکسان و منابع تغذیه متفاوت است. شبیه سازی تمامی مدارها راانجام می دهیم تا تاخیر هر سلول، توان مصرفی و حاصل ضرب توان در تاخیرPDP رامحاسبه نماییم.هدف آن است که حتی الامکان طرح ارائه شده نسبت به دیگر مدارها از لحاظ سرعت و توان مصرفی برتری داشته باشد

کلمات کلیدی:
توان مصرفی. ، PDP ، XOR ، GDI-تاخیر

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/337663/