طراحی یک مدار نمونه بردار و نگهدار CMOS با خطای نگهداری کوچک و توان مصرفی پایین با ساختار تمام تفاضلی دو طبقه
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 569
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCNIEE03_123
تاریخ نمایه سازی: 11 اردیبهشت 1394
Abstract:
در این مقاله به معرفی یک مدار نمونه بردار و نگهدار با ساختار تمام تفاضلی دو طبقه با خطای نگهداری کم و توان مصرفی پایین با استفاده از تکنولوژی 0.18μm CMOS میپردازیم. ویژگی مهم ادوات CMOS ، مصونیت نویز بالا و توان مصرفی استاتیک پایین می باشد. اینطراحی تحت ولتاژ تغذیه 0.65V±، فرکانس نمونه برداری 200MHz و فرکانس ورودی 25MHz صورت گرفته است. نتایج بدست آمده، توانمصرفی 127μW و خطای نگهداری کوچکتر از 0.3mV میباشد که توان و خطای نگهداری به میزان بسیار زیادی نسبت به طرح های قبلی کاهش یافته اند.
Keywords:
Authors
پریسا نکوئی
موسسه آموز عالی غیرانتفاعی جهاددانلاگاهی استان اصفهان، گروه برق الکترونیک
مهدی دولتشاهی
استادیار دانشکده مهندسی برق، دانشگاه آزاد اسلامی واحد نجف آباد
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :