Design and Implementation of a Configurable Real-Time FPGA-Based CA-CFAR Processor for Target Detection in Pulses Radar
Publish place: The first national electronic conference on technological advances in electrical, electronics and computer engineering
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: English
View: 835
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TDCONF01_059
تاریخ نمایه سازی: 19 تیر 1394
Abstract:
Real-time performance of adaptive digital signal processing algorithms is required in many applications but it often means a high computational load for many conventional processors. In this paper, we present configurable hardware architecture for adaptive processing of noisy signals for target detection based on Constant False Alarm Rate (CFAR) algorithms. The proposed architecture is based on an efficient procedure for FPGA implementation of the CA-CFAR detector. We have design our structure using VHDL language and implemented in spartan 6A starter kit, device.
Authors
Amin Jokar
Department of Electronic Science and Research branch, Islamic Azad University, Mehriz, Iran
Hesam Ghaferi
Department of Electronic Science and Research branch, Islamic Azad University, Sepidan, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :