جبران سازی کسکود دوگانه به همراه مدار تقویت جریان ویلسون برای استفاده در تقویت کننده های سه طبقه با بارهای خازنی بسیار بزرگ
Publish place: International Conference on Engineering, Art and Environment
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 560
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CEAE01_177
تاریخ نمایه سازی: 14 مرداد 1394
Abstract:
دراین مقاله، از یک روش جبران سازی ترکیبی جهت استفاده در تقویت کننده های سه طبقه با توان مصرفی پایین و بارهای خازنی بسیار بزرگ استفاده نموده ایم.استفاده از مدار تقویت جریان به منظورکاهش سطح اشغالی خازن جبران سازی در جبران سازی کسکود دوگانه، باعث شده است سطح اشغالی در تراشه به نحوه قابل توجهی کاهش یافته و به نتایج بهتری از نقطه نظرهای سرعت چرخش و زمان نشست دست یابیم.این راهکار همچنین باعث افزایش ظرفیت راه اندازی بارهای خازنی به بیش از nF 10 گردیده است.نتایج شبیه سازی در فرایند nm , CMOS 00 با خازن بار pF 000 وخازن جبران سازی کل pF 0.0 ، مزایای روش مورد نظر را به اثبات می رساند.
Keywords:
بارهای خازنی بسیاربزرگ , تقویت کننده عملیاتی , جبران سازی فرکانسی , جبران سازی کسکود دوگانه به همراه طبقه پیشخور , مدار تقویت جریان ویلسون ارتقاء یافته
Authors
محمدعلی دشتی
دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق،بوشهر، ایران.
حامد امین زاده
دانشکده مهندسی برق، دانشگاه پیام نور، تهران،ایران.
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :