

عنوان مقاله:

معرفی و مقایسه ی ساختارهای جدید جمع کننده و بررسی عملکرد آنها در عملیات جمع چندبیتی

محل انتشار:

ششمین کنفرانس مهندسی برق و الکترونیک ایران (سال: 1393)

تعداد صفحات اصل مقاله: 8

نویسندگان:

میلااد جلالیان عباسی مراد - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه امام رضا (ع)

ابراهیم پاک نیت - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه امام رضا (ع)

سیدرضا طالبیان - عضو هیئت علمی دانشگاه بین المللی امام رضا (ع)

خلاصه مقاله:

در این مقاله ضمن معرفی و مقایسه ی ساختارهای متفاوت تمام جمع کننده ی تک بیتی از نظر تأخیر انتشار و توان مصرفی و سپس معرفی برترین ساختار از نظر مقدار PDP، بررسی تأثیر افزایش بیت بر ثبات داشتن این برتری و نیز چگونگی ایجاد تغییر در رفتار و عملکرد آنها پرداخته شده است. نتایج شبیه سازی توسط نرم افزار HSpice بیان می کند که برای تمام جمع کننده های تک بیتی، ساختار SRCPL با مقدار PDP برابر با 4.3809، ساختار مناسب برای تمام جمع کننده های تک بیتی می باشد. همچنین نتایج شبیه سازی نشان می دهند که برای عملیات جمع چند بیتی بسته به اینکه تعداد بیت چند است، چه ساختاری از نظر عملکرد مناسب می باشد. طبق نتایج، برای عملیات جمع 4 بیتی ساختار 14T و در نهایت برای عملیات جمع 128 بیتی ساختار DPL مناسب می باشد.

کلمات کلیدی:

جمع کننده تک بیتی، جمع کننده چند بیتی، تأخیر انتشار، توان مصرفی

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/384106>

