بهینه سازی LC_VCO CMOS دیفرانسیلی با استفاده از الگوریتم تپه نوردی
عنوان مقاله: بهینه سازی LC_VCO CMOS دیفرانسیلی با استفاده از الگوریتم تپه نوردی
شناسه ملی مقاله: ICEEE06_312
منتشر شده در ششمین کنفرانس مهندسی برق و الکترونیک ایران در سال 1393
شناسه ملی مقاله: ICEEE06_312
منتشر شده در ششمین کنفرانس مهندسی برق و الکترونیک ایران در سال 1393
مشخصات نویسندگان مقاله:
حمیدرضا صدر منوچهری نائینی - دانشگاه آزاد اسلامی واحد دماوند، گروه الکترونیک، دماوند، ایران
عزیزه اجلی - دانشگاه آزاد اسلامی واحد علوم و تحقیقات دماوند گروه الکترونیک، دماوند، ایران
محسن محسنیان زاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات دماوند، گروه الکترونیک، دماوند، ایران
خلاصه مقاله:
حمیدرضا صدر منوچهری نائینی - دانشگاه آزاد اسلامی واحد دماوند، گروه الکترونیک، دماوند، ایران
عزیزه اجلی - دانشگاه آزاد اسلامی واحد علوم و تحقیقات دماوند گروه الکترونیک، دماوند، ایران
محسن محسنیان زاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات دماوند، گروه الکترونیک، دماوند، ایران
در اینمقاله با استفاده از الگوریتم تپه نوردی در MATLAB و نرم افزار شبیه ساز Hspicc, /RF، بهینه سازی نویز فاز وتوان مصرفی در یک اسیلاتور کنترل شونده با ولتاژ (VCO) در فرکانس کاری 5GHz انجام شده است. به این منظور، مقادیر سلف و خازن در تانک LC، مقدار ولتاژ بایاس منبع جریان دنباله و ابعاد ترانزیستورهای سوئیچ بهینه شده اند. شبیه سازی ها با استفاده از کیت طراحی TSMC CMOS 0.18um RF صحه گذاری شده است.
کلمات کلیدی: نوسان ساز، کنترل شونده با ولتاژف توان مصرفی، نویز فاز، الگوریتم تپه نوردی
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/384123/