طراحی مدار جدید تمام جمع کننده برگشت پذیر با قابلیت تحمل پذیری خطا با مقیاس نانومتری
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,252
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
AIHE09_032
تاریخ نمایه سازی: 22 مهر 1394
Abstract:
با کوچک شدن ابعاد و مجتمع سازی ادوات محاسباتی (ترانزیستورها و گیت ها) یکی از مشکلاتی که ایجاد می شود اتلاف انرژی می باشد. در مطالعات اخیر مشاهده شده منطق برگشت پذیر نقش مهمی در محاسبات کارآمد انرژی ایفا می کند. منطق برگشت پذیر در زمینه های محاسبات کوانتومی، طراحی Cmos با توان پایین و پردازش اطلاعات نوری و فناوری نانو مورد توجه قرار گرفته است.یکی از مواردی که همیشه بشر سعی در کاهش آن داشته است کاهش خطا در خروجی مدارها می باشد تا خروجی واقعی با خروجی مورد نیاز تفاوتی نداشته باشد. هدف این مقاله ارائه یک مدار تمام تفریق کننده برگشت پذیر با قابلیت تحمل پذیری خطا می باشد. این طراحی با گیت های برگشت پذیر حفظ توازن در مقیاس نانومتری صورت گرفته است. در این طراحی با بهبود پارامترهایی مانند تعداد گیت، هزینه کوانتومی، خروجی زائد و ورودی ثابت توان مصرفی را کاهش داد.
Keywords:
Authors
لیدا فداکار
دانشجوی کارشناسی ارشد، دانشگاه آزاد اسلامی بجنورد
منیره هوشمند
استادیار پایه چهار دانشگاه بین الملل امام رضا(ع)، مشهد
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :