CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی کنترلر منطق فازی برنامه پذیر مد جریان در پروسه 0.35µm تکنولوژی CMOS

عنوان مقاله: طراحی کنترلر منطق فازی برنامه پذیر مد جریان در پروسه 0.35µm تکنولوژی CMOS
شناسه ملی مقاله: AIHE09_054
منتشر شده در دومین کنفرانس ملی توسعه علوم مهندسی در سال 1394
مشخصات نویسندگان مقاله:

محمد نظر علیلو - گروه برق و الکترونیک، واحد شبستر، دانشگاه آزاد اسلامی واحد شبستر، ایران
محمد سلیمانی - گروه برق و الکترونیک، واحد بیجار، دانشگاه آزاد اسلامی بیجار، ایران
پروانه شایگان - عضو باشگاه پژوهشگران جوان و نخبگان، واحد تهران جنوب، دانشگاه آزاد اسلامی تهران، ایران

خلاصه مقاله:
در این مقاله یک کنترلر فازی CMOS آنالوگ جدید، کم توان و قابل حمل با ورودی Mixed-Signal و خروجی آنالوگ ارائه می شود. در این کنترلر سعی بر این شده است که تا حد امکان توان مصرفی و سطح اشغالی تراشه کم باشد و سرعت و دقت نیز در حد بالا و قابل قبولی باشند. برای پیاده سازی این ایده از یک مدار فازی ساز با ورودی Mixed-Signal و برای ترکیب Antecedent ها جهت استفاده در بخش Interface Engine ، یک مدار ماکزیمم گیر و یک مدار مینیمم گیر ارائه شده است. در بلوک Defuzzifier یک مدار جدید و بهبود یافته با سطح اشغالی و توان مصرفی پایین ارائه شده است. در نهایت شبیه سازی سیستماتیک کنترلر طراحی شده با استفاده از نرم افزار MATLAB و شبیه سازی مداری با استفاده از نرم افزار Hspice در پروسه استاندارد 0.35um تکنولوژی CMOS انجام گرفته و تاخیر کلی سیستم در حدود 70ns برای کنترلر طراحی شده که سرعت 14/3 استنتاج فازی (MFLIPS) را نتیجه می دهد. کل توان تلفاتی کنترلر فازی طراحی شده کمتر از 2/54mW می باشد که نشان دهنده توان مصرفی پایین کنترلر طراحی شده است.

کلمات کلیدی:
منطق فازی، کنترلر فازی، تکنولوژی CMOS

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/385949/