طراحی و شبیه سازی یک انتگرالگیر با استفاده از آپامپ تفاضلی دو طبقه در تکنولوژی 180 نانومتری

در این مقاله، یک آپ امپ طراحی و شبیهسازی شده که از آن به عنوان یک انتگرالگیر استفاده شده است. مدار آپ امپ با استفادهاز تکنولوژی 180 نانومتر استاندارد CMOS طراحی و شبیه سازی شده است. ساختار مورد استفاده برای آپ امپ در واقع یک آرایش تفاضلی از ترانزیستورهای MOS می باشد. برای استفاده از آپامپ به عنوان انتگرالگیر ، یک خازن بین پایه های ورودی و خروجی آپ امپ و یک مقاومت 50 کیلواهمی در ورودی مدار قرار می گیرد.دستاورد طراحی این آپ امپ این است که توان مصرفی را تا حد بسیار زیادی کاهش داده و نرخ چرخش رابالا می برد وهمچنین آپ امپ را می توان با قیمت نازل با تکنولوژی نوین 180 نانومتری CMOS عرضه کرد . در پایان طراحی و شبیه سازی دیده می شود که توان مصرفی آپ امپ به 23.685 میلی وات رسیده و حاشیه فاز و حاشیه بهره هر دو مثبت هستند و فرکانس فازمتقاطع از فرکانس بهره ی متقاطع به نظر بیشتر می آیدکه این نشان می دهد، سیستم پایدار است.

Keywords:

آپ امپ انتگرالگیر , تکنولوژ ی 180 نانومتری CMOS , حاشیه بهره , توان مصرفی , حاشیه فاز