طراحی مالتی پلکسر توان پایین در ناحیه زیر آستانه
Publish place: National Conference of Technology, Energy & Data on Electrical & Computer Engineering
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 473
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_206
تاریخ نمایه سازی: 30 آبان 1394
Abstract:
دراین مقاله به بررسی عملکرد یک مالتی پلکسر در ناحیه زیرآستانه پرداخته شده است. .بااستفاده ازعملکرد ترانزیستور درناحیه زیر آستانه می توان به توان تلفاتی بسیار پایین دست یافت. مدار مالتی پلکسرطراحی شده با استفاده از گیت های انتقالیTransmission Gate پیاده سازی شده است. این مدار در تکنولوژی 56 نانو مترCMOS شبیه سازی گردید. عملکرد این مدار دررنج ولتاژ تغذیه 100mV-300mV مورد بررسی قرار گرفته است. توان تلفاتی مدار 831 پیکو وات و تاخیر 82.6 میکروثانیه می باشد
Keywords:
Authors
سیدعبدالرضا قاضی میرسعید
دانشکده برق دانشگاه شهیدبهشتی
علیرضا حسن زاده
دانشکده برق دانشگاه شهیدبهشتی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :