طراحی یک مدار تمام جمعکننده ی جدید برای تکنولوژی ولتاژ زیر آستانه
Publish place: National Conference of Technology, Energy & Data on Electrical & Computer Engineering
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 518
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_293
تاریخ نمایه سازی: 30 آبان 1394
Abstract:
در این مقاله یک ساختار جدید تمامجمعکنندهی تک بیتی ارائه شده است. مدارهای موجود برای بلوکهای تمامجمعکننده بررسی وهمچنین تمامجمعکنندهی طراحی شده با تمامجمعکنندههای رایج از نظر تأخیر انتشار، توان مصرفیP2DP و PDP در تکنولوژی ولتاژ زیر آستانه مقایسه شده است. نتایج شبیهسازی نرمافزارHSPICE نشان میدهد که تمامجمعکنندهی پیشنهادی با 51 ترانزیستور، نسبت به تمامجمعکنندهی TG که ساختار برتر تمامجمعکنندههای رایج میباشد، در مقدار PDP6.3 و در مقدارP2DP 51.21 بهبود یافته است. مقایسه ساختارهای تمامجمعکننده در منبع ولتاژ mV 132 انجام شده است
Keywords:
Authors
ابراهیم پاک نیت
دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا (ع)
سیدرضا طالبیان
عضو هیئ علمی دانشگاه بین المللی امام رضا (,ع)
میلاد جلالیان عباسی مراد
دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا(ع)
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :