دیاگرام بسط تیلور توسعه یافته

Publish Year: 1386
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,810

This Paper With 8 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ACCSI13_122

تاریخ نمایه سازی: 25 آبان 1386

Abstract:

در این مقاله یک ساختمان داده یگانی برای نمایش طرح های انتقال ثبات ارائه می گردد. در حال حاضر نمایش یگانی و مبتنی بر گرافی به نام دیاگرام بسط تیلور وجود دارد. اگرچه می توان دیاگرام بسط تیلور را برای نمایش بهینه عبارت های جبری در سطح کلمه به کار گرفت، اما این دیاگرام نمی تواند عبارت های بولی در سطح کلمه (بردار) را نمایش دهد. در این مقاله تغییراتی به دیاگرام بسط تیلور اعمال می گردد که قابلیت نمایش سطح کلمه عبارت های بولی به آن افزوده می شود.

Authors

محمد میرزائی

کارشناس ارشد دانشکده برق دانشگاه صنعتی شریف

پژمان لطفی کامران

کارشناس ارشددانشکده برق و کامپیوتر دانشگاه تهران

محمود تابنده

دانشیار دانشکده برق دانشگاه صنعتی شریف

زین العابدین نوابی شیرازی

استاد دانشکده برق و کامپیوتر، دانشگاه تهران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • R. E. Bryant, *Graph-based algorithms for Boolean function man ipulation', ...
  • U. Kebschull, E. Schubert, and W. Rosentiel, ،#Multilevel logic synthesis ...
  • S.-i. Minato, _، Ze ro-suppressed BDDs for set manipulation in ...
  • M. Ciesielski, P. Kalla, Z. Zheng, and B. Rouzeyre, *Tcylor ...
  • M. J. Ciesielski, P. Kalla, Z. Zheng, and B. Rouzeyre, ...
  • P. Kalla, M. Ciesielski, E. Boutillon, and E. Martin, *High-level ...
  • R. E. Bryant, *Symbolic Boolean manipulation with ordered binury decision ...
  • diagrams and their applications?, in Proc. of International Conference On ...
  • Y.-T. Lai, M. Pedram, and S. B. K. Vrudhula, ،.Formal ...
  • R. E. Bryant, and Y.-A. Chen, *Verification of arithmetic circuits ...
  • E. M. Clarke, M. Fujita, and X. Zhao, *Hybrid decision ...
  • P. Lotfi-Kamran, M. Hosseinabady, H. Shojaei, M. Massoumi, and Z. ...
  • P. Lotfi -Kamran, H. Shojaei, H. Paran deh-Afshar, M. Naderi, ...
  • A. Hooshmand, S. Shamshiri, M. Alisafaee, P. Lotfi- Kamran, M. ...
  • Alan V. Oppenheim, Alan S. Willsky, S. Hamid Nawab, "Signals ...
  • M. Mirzaei, "An Efficient Data Structure for Formal Verification of ...
  • I. Ghosh, A. Raghunathan, and N. K. Jha, "A design-for- ...
  • S. Ravi, I. Ghosh, R.K. Roy, S. Dey, ،4Controller resynthesis ...
  • I. Ghosh, N.K. Jha, S. Bhawmik, _ BIST scheme for ...
  • I. Ghosh, A. Raghunathan, N.K. Jha, ،Hierarchical test generation and ...
  • Z. Navabi, Digital Design and Implem entation with Field Prog ...
  • نمایش کامل مراجع