FPGA طراحی و پیاده سازی یک انالیزرالکترواستاتیکی بر روی یک برای سیستمهای توموگرافی مقاومت الکتریکی

چکیده: یک سیستم انالیزر الکترواستاتیک ی برا ی تصویر سا ز ی در سیستمهای توموگراف ی مقاومت الکتریک ی(ERT) ر وی یک FPGA از سری 25Virtex4-LX شرکت Xilinx پیاده سا ز ی و شبیه ساز ی گردید. این سیستم با استفاده از % 17 کل قطعات رو ی تراشه و % 25 حافظه موجود کار تشکیل د س تگاه معادلات خط ی و حل دستگاه را در 1 انجام م ی دهد . نظر به اینکه حل دستگاه معادلاتی از ms کمتر از حجم بالایی نیز برخوردار باشد و بسیار وقت گیر می باشد لذا از روش های موازی سازی و خط لوله برای سرعت بخشیدن به انجام محاسبات در پیاده سازی سیستم استفاده گردید. در میان روش های مختلف حل دستگاه معادلات خطی، روش گوس - سایدل انتخاب گردید که دو دلیل عمده برای آن وجود دارد، اول اینکه ماتریس کوپلینگ خاصیت اکیدًا قطری دارد که باعث تضمین همگرایی سریع به سمت پاسخ صحیح می گردد و دوم اینکه این روش قابلیت موازی سازی مناسبی در س ی ستم ها ی توموگرافی مقاومتی الکتریکی سه بعدی را دارد.

Keywords:

توموگرافی مقاومتی الکتریکی , پردازش موازی , خط لوله , گوس سایدل , ضرایب کوپلینگ , روش تفاضل محدود , FPGA