

عنوان مقاله:

رادار SAR و انتخاب الگوریتم مناسب جهت پیاده سازی بر روی FPGA در حالت کجی زیاد

محل انتشار:

همایش یافته های نوین در هوافضا و علوم وابسته (سال: 1394)

تعداد صفحات اصل مقاله: 7

نویسندگان:

سید محمد علوی - استادیار، دانشگاه جامع امام حسین(ع)، پژوهشکده الکترونیک و رادار مرکز فجر

احسان ویسی - دانشجوی کارشناسی ارشد، دانشگاه جامع امام حسین(ع)، پژوهشکده الکترونیک و رادار فجر

خلاصه مقاله:

در این مقاله، ما پس از بررسی رادار دهانه مصنوعی SAR و تاریخچه آن، انواع پهپادها را مورد بررسی قرار می دهیم. در ادامه به معرفی مدار مجتمع دیجیتال قابل برنامه ریزی FPGA می پردازیم. در ادامه الگوریتم های متداول رادار SAR را بررسی می کنیم و کارایی هر یک از لحاظ پردازش سیگنال و به پیاده سازی مورد بررسی قرار می دهیم. که این الگوریتم ها شامل الگوریتم امگا K، برد داپلر RDA و الگوریتم مقیاس بندی چیرپ CSA می باشد. در نهایت کارای پردازشی RDA تا حدودی الگوریتم های دیگر را تحت تأثیر خود قرار می دهد. این الگوریتم را می توان برای پیاده سازی روی FPGA استفاده نمود. البته به دلیل حجم بالای داده ها در رادار SAR بایستی از یک حافظه خارجی بعد از اعمال FFT ضرب فرکانس استفاده نمود که در ادامه به آن اشاره خواهد شد.

کلمات کلیدی:

پهپاد، RDA، رادار، CSA، FPGA، SAR

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/441445>

