CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

رادار SAR و انتخاب الگوریتم مناسب جهت پیاده سازی برروی FPGA در حالت کجی زیاد

عنوان مقاله: رادار SAR و انتخاب الگوریتم مناسب جهت پیاده سازی برروی FPGA در حالت کجی زیاد
شناسه ملی مقاله: MAARS01_295
منتشر شده در همایش یافته های نوین در هوافضا و علوم وابسته در سال 1394
مشخصات نویسندگان مقاله:

سید محمد علوی - استادیار، دانشگاه جامع امام حسین(ع) ، پژوهشکده الکترونیک و رادار مرکز فجر
احسان ویسی - دانشجوی کارشناسی ارشد ، دانشگاه جامع امام حسین(ع) ، پژوهشکده الکترونیک و رادار فجر

خلاصه مقاله:
در این مقاله، ما پس از بررسی رادار دهانه مصنوعی SARو تاریخچه آن، انواع پهپادها را مورد بررسی قرار می دهیم.در ادامه به معرفی مدار مجتمع دیجیتال قابل برنامه ریزی FPGAمی پردازیم. در ادامه الگوریتم های متداول رادار SARرا بررسی می کنیم و کارایی هر یک از لحاظ پردازش سیگنال و به پیاده سازی مورد بررسی قرار می دهیم. که این الگوریتم ها شامل الگوریتم امگا K، برد داپلر RDA و الگوریتم مقیاس بندی چیرپ CSAمی باشد. در نهایت کارای پردازشی RDAتا حدودی الگوریتم های دیگر را تحت تأثیر خود قرار می دهد. این الگوریتم را می توان برای پیاده سازی روی FPGAاستفاده نمود. البته به دلیل حجم بالای داده ها در رادار SARبایستی از یک حافظه خارجی بعد از اعمال FFT ضرب فرکانس استفاده نمود که در ادامه به آن اشاره خواهد شد.

کلمات کلیدی:
پهپاد، RDA، رادار SAR، FPGA، CSA

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/441445/