طرحریزی بافرها با استفاده از نقشۀ نیازمندی به بافر بههمراه مدیریت تراکم

Publish Year: 1385
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,357

This Paper With 8 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ACCSI12_238

تاریخ نمایه سازی: 23 دی 1386

Abstract:

در طراح یهای زیرمیکرون بخش اعظم تأخیر تراشه ناشی از اتصالات م یباشد و درج بافر بعنوان یکی از روشهای موثر برای بهبود کارایی اتصالات و افزایش امنیت سیگنالها مطرح است. درج زودهنگام بافرها ممکن است بهدلیل مشخص نبودن محل سلو لها همراه با خطای زیادی باشد . از سوی دیگر درج بافرها پس از جایابی سلول ها نیز ممکن است در صورت توزیع نامناسب فضاهای خالی، کیفیت مناسب را نداشته باشد، لذا انتخاب مرحلة مناسب برای درج بافر از اهمیت زیادی برخوردار است. در این مقاله الگوریتمی برای طر حریزی بافرها ارائه شده که در مرحلة جاسازی یک نقشه از نیازمندی نواحی مختلف طرح به بافر ایجاد م یکند و سپس بقیة مراحل طراحی فیزیکی مقید می شوند که فضاهای خالی را در قالب این نقشه توز یع نماین د. آزمایش ات انجام شده نشان می دهد که روش ارائه شده با تعداد کمتری بافر م یتواند کارایی مناسبی ایجاد نماید که این بهبود در مدارات بزرگ بارزتر م یباشد. در ضمن زمان محاسبات مربوط به تولید نقشة نیازمندی به بافر و تغییر روند جایابی جزئی هم زمان قابل توج هی نیست و در حد کاملاً قابل پذیرشی میباشد.

Authors

علی جهانیان

دانشجوی دکتری، دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صن

مرتضی صاحب الزمانی

دکتری، عضو هیات علمی دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگ

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر، تهران، ایران، ...
  • J. Cong, 4Challenges and opportunities for design innovations in nanometer ...
  • C.J. Alpert, J. Hu, S.S. Sapatnekar, and P. G. Villarrubia, ...
  • International Conference on Comp uter-Aided Design, pp.54-57, 1999. ...
  • P. Sarkar, V. S undararaman, and C.K. Koh, «Routability- driven ...
  • F.F. Dragan, A.B. Kahng, I. Mandoiu, and S. Muddu, *Provably ...
  • X. Tang and D. F. Wong, «Planning buffer locations by ...
  • Y. Ma, X. Hong, and S. Dong, ، Buffer Planning ...
  • C.W. Sham, W.C. Wong, and E.F.Y. Young, "Congestion estimation with ...
  • G.S. Garcea, N.P. Van der Mejis, and R.H.J.M. Otten, «Statistically ...
  • A. Jahanian and M. Saheb Zamani, «tbuffer block planning', in ...
  • D. Hill and A.B. Kahng, _ to GDSII-From Foilware to ...
  • Floor-placement tool " Planning level ! Grid cell ...
  • J.A. Roy, S. Adya, D.A. Papp, *and I. Markov, Min-cut ...
  • H. Chen, C. Qiao, F. Zhou, and C. K. Cheng, ...
  • M. Saeedi, M. Saheb Zamani, and A. Jahanian, ، Prediction ...
  • *IWLS Benchmarks, Available On http://ivls _ <20)() 5/henchmarke html, 2005. ...
  • Magma Design Automation, ، A Complete Design Solution for Structured ...
  • X. Yang, E. Bozorgzadeh, and M. Sarrafzadeh, "Wirelength estimation based ...
  • Repository for Technical Education, http ://crete .cadence.com, Dec 2005. ...
  • نمایش کامل مراجع