تورج نیکوبین - دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
سارا پوری - پژوهشکده میکروالکترونیک ایران و IAU
پونا بهربر - دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
کیوان ناوی - دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی

این مقاله, ضمن ارائه بیانی ساده و روشن از موضوع سایز بندی ترانزیستور ها ١ جهت بهین هسازی شاخص یا شاخص هایی از مدار, در نهایت الگوریتم جدیدی ارائه گردیده که در بستر شبیه سازی مداراتXOR/XNOR بالانس, نتایج ارزشمندی را به دنبال داشت هاست. طبق نتایج شبیه سازی ها که برای هفت مدارXOR/XNOR بالانس ارائه شده در گزارش ۱ انجام شد هاند, سادگی, مرتبه زمانی مناسب و قابلیت اطمینان, از امتیا زهای الگوریتم جدید ارائه شده نسبت به سه الگوریتم قبلی می باشند که در این مقاله مورد بررسی قرار گرفته اند. تمامی شبیه سازی ها با تکنولوژی 0/18μm بر اساس مدل BSIM3v با نر مافزار شبی هساHSpice در دمای ۲۷ درجه سانتی گراد انجام شده اند.

سایزبندی ترانزیستو رها, بهینه سازی مدارات, تخمین مساحت – تأخیر, تخمین کارآیی, مدارات XOR/XNOR بالانس ، بهینه مطلق