

## عنوان مقاله:

طراحی و پیاده سازی یک روش جدید برای سنتز سیستم های با قابلیت پیکربندی مجدد جزئی

## محل انتشار:

دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران (سال: 1385)

تعداد صفحات اصل مقاله: 6

## نویسندگان:

محمود فضلعلی - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر

مقصود عباسپور - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر

علی ذاکرالحسینی - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر

محمدکاظم فلاح - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر

## خلاصه مقاله:

امروزه استفاده از سیستم های پیکربندی مجدد زمان اجرا در حال گسترش است ولیکن هزینه زمانی پیکربندی برای ارسال فری مه های پیکربندی به FPGA گلوگاه این سیستم ها م یباشد. پیکربندی جزئی یک راه حل مناسب برای کاهش این هزینه است. در این روش می توان از شباهت میان قالب های پیکربندی استفاده نمود و در صورت مناسب بودن شباهت میان دو قسمت یک سخ تافزار، قسم تهای مشترک مابین پیکربندی ها در FPGA را بدون تغییر گذاشته و بخ شهای غیر مشترک پیکربندی دوم را براساس پیکربندی قسمت قبل در FPGA نگاشت نمود. طراحی سنت زکننده مناسب برای پشتیبانی از این قابلیت، عاملی موثر در افزایش کارایی این سیستم ها م یباشد. سنتز الگوریتم مه ا به دو قسمت سنتز رفتاری و سنتز منطقی تقسیم م یشود. در کارهای گذشته تحقیقات مناسبی در زمینه بهبود سنتز منطقی این سیستم ها شده است. هدف الگوریتم ارائه شده در این مقاله بهبود سنتز کننده رفتاری سیستم مه ا با قابلیت پیکربندی جزئی م یباشد. در این روش پیک ربندی FPGA با استفاده از شباهت میان پیکربندیها، براساس سخت افزار پیکربندی شده مراحل قبل صورت م یگیرد. با اضافه کردن یک مرحله به مراحل سنتز رفتاری، سنتزکننده متناسب با این سیستم مه ا طراحی م یشود. نتایج حاصله بیانگر افزایش کارایی روش ارائه شده م یباشد.

## کلمات کلیدی:

پیکربندی مجدد زمان اجرا، پیکربندی جزئی، سنتز رفتاری، بلاک اجرایی، FPGA

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/44695>

