کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق 3 مقداره
Publish place: The Second National Conference on Applied Research in Computer Science and Information Technology
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 388
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CITCONF02_132
تاریخ نمایه سازی: 19 اردیبهشت 1395
Abstract:
کاهش انرژی مصرفی در گذرگاه های سریال و موازی یکی از مهم ترین چالش های تراشه های مدرن می باشد. با توجه به بررسی های انجام شده سهم انرژی مصرفی گذرگاه های میان ارتباطی داخل تراشه تا 50% هم می رسد. با توجه به این سهم بالای انرژی مصرفی گذرگاه ها، امروزه تحقیقات زیادی در جهت ارائه روش های کارآمد انتقال اطلاعات بر روی گذرگاه ها صورت گرفته است . هدف از این مقاله ارائه روشی مبتنی بر منطق سه مقداره برای کاهش انرژی مصرفی گذرگاه می باشد. در این روش با در نظر گرفتن سطوح ولتاژی Vdd/2 ، Vdd و 0 دامنه ولتاژ سوئیچینگ روی گذرگاه های درون تراشه به Vdd/2 کاهش یافته است. روش ارائه شده با ثابت نگهداشتن فعالیت سوئیچینگ ، ولتاژ سوئیچینگ را به نصف کاهش می دهد که نتیجه آن کاهش انرژی مصرفی تا 25% مقدار انرژی مصرفی در حالت بدون گدینگ است.
Keywords:
Authors
علی میرزائیان
دانشجوی کارشناسی ارشد آزمایشگاه معماری ها و سامانه های اتکاپذیر، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
وحیدرضا مقدس
دانشجوی کارشناسی ارشد آزمایشگاه معماری ها و سامانه های اتکاپذیر، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
احمد پاطوقی
استادیار آزمایشگاه معماری ها و سامانه های اتکاپذیر، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
مهدی فاضلی
استادیار و مدیر گروه سخت افزار آزمایشگاه معماریها و سامانه های اتکاپذیر، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :