

## عنوان مقاله:

شبیه سازی یک روش برای بارگذاری زمان اجرای دستورات در پردازنده های MiniMIPS جهت اهداف آموزشی

## محل انتشار:

سومین کنفرانس بین المللی پژوهشهای کاربردی در مهندسی کامپیوتر و فن آوری اطلاعات (سال: 1394)

تعداد صفحات اصل مقاله: 7

## نویسندگان:

زهرا ابوبیان زاده - گروه مهندسی کامپیوتر دانشکده فنی مهندسی دانشگاه باهنر کرمان ایران

فهمیه یزدان پناه - گروه مهندسی کامپیوتر دانشکده فنی مهندسی دانشگاه باهنر کرمان ایران

الهه خرمی - گروه مهندسی کامپیوتر موسسه آموزش عالی غیرانتفاعی بعثت ایران

## خلاصه مقاله:

پیاده سازی هسته پردازشی نرم افزاری روی تراشه FPGA یک راه حل رایج جهت سفارشی سازی نرم افزارهای خاص است اما هرگونه تغییر درکد اسمبلی پردازنده ای اجرایی نیازمند پیاده سازی و بارگذاری مجدد هسته پردازشی نرم افزاری روی FPGA است دراین مقاله یک روش بارگذاری زمان اجرا برای پردازنده های ۸ MiniMIPS بیتی تک چرخه ای برای اهداف آموزشی شبیه سازی شده است. نتایج آن در ISE مشاهده شده است.

## کلمات کلیدی:

هسته پردازش نرم افزاری، FPGA، MiniMIPS، Modelsim، ISE

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/467152>

