CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

شبیه سازی یک روش برای بارگذاری زمان اجزای دستورات در پردازنده های MiniMIPS جهت اهداف آموزشی

عنوان مقاله: شبیه سازی یک روش برای بارگذاری زمان اجزای دستورات در پردازنده های MiniMIPS جهت اهداف آموزشی
شناسه ملی مقاله: CITCONF03_581
منتشر شده در سومین کنفرانس بین المللی پژوهشهای کاربردی در مهندسی کامپیوتر و فن آوری اطلاعات در سال 1394
مشخصات نویسندگان مقاله:

زهرا ایوبیان زاده - گروه مهندسی کامپیوتردانشکده فنی مهندسی دانشگاه باهنر کرمان ایران
فهمیه یزدان پناه - گروه مهندسی کامپیوتردانشکده فنی مهندسی دانشگاه باهنر کرمان ایران
الهه خرمی - گروه مهندسی کامپیوترموسسه آموزش عالی غیرانتفاعی بعثت ایران

خلاصه مقاله:
پیاده سازی هسته پردازشی نرم افزاری روی تراشه FPGA یک راه حل رایج جهت سفارشی سازی نرمافزارهای خاص است اما هرگونه تغییر درکد اسمبلی پردازنده ای اجرایی نیازمند پیاده سازی و بارگذاری مجدد هسته پردازشی نرمافزاری روی FPGA است دراین مقاله یک روش بارگذاری زماناجرا برای پردازنده های MiniMIPS ۸ بیتی تک چرخه ای برای اهداف آموزشی شبیه سازی شدهاست. ونتایج آن در ISE مشاهده شده است.

کلمات کلیدی:
هسته پردازش نرم افزاریISE ،Modelsim ،MiniMIPS ، FPGA

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/467152/