سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA

Publish Year: 1381
Type: Conference paper
Language: Persian
View: 1,581

This Paper With 7 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

ACCSI08_080

Index date: 7 February 2008

ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA abstract

فرآیند جایابی یکی از مهمترین مراحل طراحی م دارهای مجتمع پر تراکم میباشد . افزارههای برنامهپذیر، امکان طراحی مدار را به شکل سادهتر برای کاربر فراهم می کنند و لی در هر حال بایستی فرآیند جایابی در این نوع طراحی نیز انجام شود . تخمین طول نت بوسیله معیار نصف محیط که در فاز جایابی برای برآورد هزینه مورد نیاز میباشد، برای نتهایی که تعداد ترمینالهای زیادی دارند به اندازه کافی دقیق نیست . از این رو لازم است که از روشه ای دیگری برای تخمین دقیق تر نت های چند ترمینالی استفاده شود . یکی از روشهایی که مطرح شده است، درخت steiner میباشد . پیدا کردن یک درخت steiner برای نقاط داده شده، بصورت یک مسأله NP-Complete می باشد . اغلب روش هایی که برای حل این مسأله ارائه شدهاند، مبتنی بر درخت پوشای مینیمم هستند . در این مقاله یک روش سلسله مراتبی برای حل این مسأله ارائه شده است . در این روش زیر درخت های بهینه در ابتدای کار به وجود آمده و سپس در ادامه کار مرحله ادغام دوبدوی آنها انجام می شود تا درخت steiner ن هایی حاصل شود . از مزایای این روش امکان موازی سازی آن و نیز امکان انتخاب زیر درختهای متفاوتی است که دارای هزینه یکسان بوده و در مراحل اولیه به وجود می آیند . انتخاب این زیردرختها در مراحل بالاتر، موجب میشود که ادغام زیر درخت - ها به شکل بهینهتری انجام شود . همچنین، این روش در زمان قابل قبولی نسبت به روشهای موجود قابل اجرا میباشد

ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA Keywords:

ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA authors

محمدرضا رزازی

دانشکده مهندسی کامپیوترو فناوری اطلاعات - دانشگاه صنعتی امیرکبیر

فرهاد مهدی پور

دانشکده مهندسی کامپیوترو فناوری اطلاعات - دانشگاه صنعتی امیرکبیر

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
[ALEX94] Alexander, M. J., and Robins, G., *New Graph Arborescence ...
[BETZ99] V. Betz, J. Rose, A. Marquardt _ Architecture and ...
[CONQ95]D. C. C onquist, ?Simultaneous Place and Route for Wire-C ...
[GRIF94] J. Griffith, G. Robins, J. S. Salowe, and T. ...
[HWAN92] F.K. Hwang, D.S. Richards , 'Steiner Tree Problems, ? ...
[SHER93] N.A. Sherwani , Algorithms for VLSI Physical Design Automation, ...
[VICE98] J.D Vincente, J. Lanchares, R. Hermida, ?RSR: A New ...
نمایش کامل مراجع

مقاله فارسی "ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA" توسط محمدرضا رزازی، دانشکده مهندسی کامپیوترو فناوری اطلاعات - دانشگاه صنعتی امیرکبیر؛ فرهاد مهدی پور، دانشکده مهندسی کامپیوترو فناوری اطلاعات - دانشگاه صنعتی امیرکبیر نوشته شده و در سال 1381 پس از تایید کمیته علمی هشتمین کنفرانس سالانه انجمن کامپیوتر ایران پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله طراحی مدارهای مجتمع، FPGA ، مسیریابی، جایابی، مستطیل نصف محیط، درخت پوشای مینیمم، درخت مینیمم Steiner هستند. این مقاله در تاریخ 18 بهمن 1386 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 1581 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که فرآیند جایابی یکی از مهمترین مراحل طراحی م دارهای مجتمع پر تراکم میباشد . افزارههای برنامهپذیر، امکان طراحی مدار را به شکل سادهتر برای کاربر فراهم می کنند و لی در هر حال بایستی فرآیند جایابی در این نوع طراحی نیز انجام شود . تخمین طول نت بوسیله معیار نصف محیط که در فاز جایابی برای برآورد هزینه مورد نیاز ... . برای دانلود فایل کامل مقاله ارائه یک روش سلسله مراتبی برای تخمین طول نت در طراحی مدار بر روی FPGA با 7 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.