حامد امین زاده - گروه مهندسی برق، دانشگاه پیام نور، تهران، ایران
عباس بابایی - گروه مهندسی برق، دانشگاه فردوسی مشهد، مشهد، ایران

مرتب سازی داده ها یکی از مسائل مهم در هنگام پردازش اطلاعات دیجیتال می باشد. بسته به نحوه پیاده سازی مرتب کننده، معمولاً سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایه های منظقی برنامه پذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوک های افزاری قرار می گیرد، تعداد CLB های اشغال شده پارامتری مهم می باشد. در این مقاله، از الگوریتم جدیدی به منظور پیاده سازی مرتب کننده استفاده نموده ایم تا حداقل تعداد CLB ها اشغال گردند. بر خلاف همه الگوریتم های قبلی که از مقایسه کننده به منظور مرتب سازی استفاده می کنند در این روش، نیازی به این بلوک وجود ندارد و عمده پردازش، با کمک حافظه با دسترسی تصادفی انجام می شود. در نتیجه علاوه بر اینکه تعداد کمتری ازCLB ها بر روی تراشه اشغال شده و ساختار ساده تر می شود، قابلیت اطمینان نیز بالاتر می رود. به منظور نشان دادن کارایی این نحوه پیاده سازی، سنتز یک مرتب کننده 256 کلمه ای و با طول کلمه 16 بیتی بر روی یک FPGA از نوع Xilinx Spartan3 XC3S1500 انجام شده است.

آرایه های منظقی برنامه پذیر (FPGA)، حافظه با دسترسی تصادفی، شمارنده، مرتب کننده