A 3 GHz CMOS DLL-Based Frequency Multiplier
Publish place: 16th Iranian Conference on Electric Engineering
Publish Year: 1387
نوع سند: مقاله کنفرانسی
زبان: English
View: 3,198
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE16_303
تاریخ نمایه سازی: 6 اسفند 1386
Abstract:
In this paper, a DLL-based frequency multiplier is presented. By utilizing an inductor in power supply and ground rails, the maximum frequency of the multiplier's output reaches 3 GHz for a 750 MHz input. The inductor used in the multiplier is smaller than 10nH and can be implemented as spiral inductor. The multiplication factor is four for eight delayed voltage controlled delay line (VCDL) output clocks. Hspice simulation results using a 0.18 _m CMOS technology show that the multiplier power dissipation is as low as 5.5 mW. The cycle to cycle jitter is 32ps and the area of the circuit is 20547m
Keywords:
Delayed Locked Loop , Edge Combiner , Frequency Multiplier , Phase Frequency Detector , Voltage Controlled Delay Line
Authors
R Sadeghpour
Tarbiat Modares University
M Parvizi
Tarbiat Modares University
H Abdollahi
Tarbiat Modares University
A Nabavi
Tarbiat Modares University
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :