طراحی مدار OTA توان پایین با استفاده از روش gm/ID
عنوان مقاله: طراحی مدار OTA توان پایین با استفاده از روش gm/ID
شناسه ملی مقاله: ICEE16_343
منتشر شده در شانزدهمین کنفرانس مهندسی برق ایران در سال 1387
شناسه ملی مقاله: ICEE16_343
منتشر شده در شانزدهمین کنفرانس مهندسی برق ایران در سال 1387
مشخصات نویسندگان مقاله:
جمال فهندژ سعدی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
سید مسعود سیدی
خلاصه مقاله:
جمال فهندژ سعدی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
سید مسعود سیدی
تقویت کننده عملیاتی هدایت انتقالی (OTA) از مهم ترین بلوکهای مورد استفاده در مدارهای آنالوگ می باشد. در طراحی این بلوک، با هدف کاهش توان مصرفی و سطح، تا کنون روش های مختلفی بکار رفته است. در این مقاله طراحی یک مدار OTA توان پایین به کمک روش gm/ID ارائه می گردد. در این روش امکان طراحی ترانزیستورهای مدار در نواحی مختلف کار آنها وجود داشته و می توان در روند طراحی و بهینه سازی پارامترهای مورد نظر، ابعاد ترانزیستورها را با درجه آزادی بیشتر انتخاب نمود. مدار با استفاده از تکنولوژی 0.6um طراحی و صحت عملکرد آن با نتایج شبیه سازی HSPICE نشان داده شده است.
کلمات کلیدی: ترا رسانا (OTA)، تان مصرفی پایین، روش طراحی gm/ID ، طراحی مدارات مجتمع CMOS
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/47841/