مقایسه جداگانه ساختارهای ورود و خروج پکتها در NOCها جهت انتخاب ساختار مناسب برای آنها

Publish Year: 1387
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,595

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ISCEE11_117

تاریخ نمایه سازی: 15 اسفند 1386

Abstract:

در این مقاله با بررسی متدولوژی SOC برای مجتمع کردن یک سیستم کامل بر روی یک چیپ، مشکلات آنها مورد توجه قرار گرفته ، متدولوژی NOC به عنوان یک راه حل معماری ارتباطی برای حل مشکلاتی که SOC ها با آن مواجه بودند، مطرح می گردد. با اشاره به توپولوژی های مختلف مطرح در NOCها، تکنیک های Packet Switching و روش های کنترل جریان، تکنیک Wormhole Switching به عنوان یک روش سوئیچینگ شایع در NOCها با تاکید بر موارد ذیل مورد بحث قرار می گیرد: 1 ساختار سوئیچ و چگونگی حرکت پکتها در آن از یک مبدا به مقصد مورد نظر Delivery 2 ساختار های flit-admission در سوئیچ، برای ورود پکتها به شبکه در مبدا و مقایسه آنها از نظر ساختار تعدادگیتها ، ظرفیت سوئیچینگ خازنی و توان مصرفی. 3 ساختارهای flit-ejection در سوئیچ برای خروج پکتها در مقصد و مقایسه آنها از نظر تعداد صفهای sink، ماکزیمم فلیتهای خروجی در هر سیکل، زمان بلوکه شدن فلیتها در مقصد و سربار طراحی.

Keywords:

Flit- Admission , Flit- Ejection , NOC SOC Wormhole Switching

Authors

علیرضا افضلی نیک

دانشجوی کارشناسی ارشد معماری کامپیوتر دانشگاه آزاد اسلامی واحد اراک

غلامرضا لطیف شبگاهی

عضو هیات علمی دانشگاه صنعت آب و برق شهید عباسپور

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • E.Rijpkema, K. G.W. Goossens, A.Radulescu, J.Dielissen, J.Van meerbergen , P.Wielage ...
  • services for networks on chip. In proceedings of Design Automation ...
  • L.S.peh and W.J.Dally. A delay model for ...
  • router mi croarchitec tures _ IEEE Micro, 2 1(1):26- 34, ...
  • _ _ Adriah antenaina, H.Charlery, A.Greiner, L.Mortiez, and C .A.Zeferino. ...
  • Design and Analysis of on-chip communic ation for Network- on-chip ...
  • Interfacing Network on chip system to internet. Bhavani Prasad kommincui, ...
  • نمایش کامل مراجع