CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA

عنوان مقاله: طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA
شناسه ملی مقاله: ICESCON02_150
منتشر شده در دومین کنفرانس بین المللی علوم و مهندسی در سال 1394
مشخصات نویسندگان مقاله:

امین آقاخانی - دانشآموخته مهندسی کامپیوتر، دانشگاه صنعتی همدان
محمدحسین دوست محمدی - عضو هیات علمی گروه مهندسی برق، دانشگاه صنعتی همدان

خلاصه مقاله:
در این مقاله سعی بر این داریم که یک پردازنده Single Cycle از خانواده MIPS را طراحی و پیاده سازی کنیم. واحد محاسباتی FPU ، پروتکل ارتباطی USART ، راه انداز نمایشگر حرفی رقمی و... از امکانات این پردازنده می باشند که با دستورالعمل خاصی که برای آنها لحاظ شده است میتوان هر یک از آنها را به کار گرفت. تمام واحدهای پردازندهی پیشنهادی به زبان VHDL طراحی و بر روی تراشهی XC3S400 پیاده سازی شده است. چون در طراحی این پردازنده از هستههای آماده استفاده نشده است، لذا میتوان آنرا بر روی هر تراشهای که امکانات لازم را داشته باشد پیاده سازی کرد.

کلمات کلیدی:
پردازنده Single Cycle ، VHDL ، FPU

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/490558/