بررسی بروز اشکال بر روی تراشه و ارائه روش برای تحمل پذیری اشکال

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 569

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ICESCON03_361

تاریخ نمایه سازی: 16 شهریور 1395

Abstract:

نیاز فزاینده به اثر گذاری اقدامات درمراحل صنعتی ناشی از یک توجه شدید و عمیق به تکنیک های کشف اشکال است. محققان توجه ویژه ای به پیشگویی درست از سیستم های درحال توسعه دارند. پیشگویی اشکال با جلوگیری از مشکلات آتی دارای امنیت و اطمینان است.این امر به مهندسان برای فعالیت های توسعه ای بر روی کدهای معیوب که موجب بالا رفتن کیفیت نرم افزار می شود و هزینه و زمان را کاهش می دهد.به طو رکلی ساختار یک تراشه ها باید شامل ویژگی های اساسی شامل کارایی بالاساخته یافته بودن، قابلیت استفاده مجدد باشد. طراحی یک سیستم تحمل پذیر اشکال یا خرابی که بتواند مانع از تولید نتایج نادرست شود و یا با استفاده از روش هایی خود را از وضعیت خطای ایجاد شده در سیستم دوباره بازیابی کنند. اهمیت ویژه ای پیدا کرده است. دراین مقاله سعی شده با استفاده ا ز روش تزریق اشکال به صورت شبیه سازی شده ومیزان تحمل پذیری اشکال یک مسیریاب بر روی تراشه را بررسی نمائیم و در پایان با استفاده از نتایج بدست آمده از تزریق اشکال یک راه کار ساختاری را برای افزایش تحمل پذیری یک تراشه را ارائه نمائیم.

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • A. Allen, D. Edenfeld, W.H. Joyner, A.B. Kahng, M. Rodgers, ...
  • I. Cidon, and _ Keidar, "Zooming in on N etworkonChip ...
  • M. Dall'Osso, G. Biccari, L. Giovannini, D. Bertozzi, and L.Bennini, ...
  • S. Kumar, A. Jantsch, J.P. Soininen, M. Forsell, M. Millberg, ...
  • _ Bjerregaard, and S. Mahadevan, "A Survey of Research and ...
  • D. Wingard, "M icroNetwork based integration for SoCs, " Proceedings ...
  • L. Bennini, and G. DeMicheli, "Networks on chip: A new ...
  • A. Jantsch, and H. Tenhunen, "On Packet Switched Networks for ...
  • A. Morgenshtein, I. Cidon, A. Kolodny, and R. Ginosar, "Low-leakage ...
  • N. Magen, A. Kolodny, U. Weiser, and N. Shamir, _ ...
  • M icro processor, " Proceedings of the 2004 International Workshop ...
  • R. Ho, K. Mai, and M. Horowitz, "Managing Wire Scaling: ...
  • Proceedings of the IEEE on Interconnect Technology Conference, pp. 177-179, ...
  • P. T. Wolkotte, G. Smit, N. Kavaldijev, J. E Becker, ...
  • W.J. Dally, and B. Towles, "Route Packets, Not Wires: On-Chip ...
  • L. Benini, and G. de Micheli, "Powering Networks on Chip, ...
  • نمایش کامل مراجع