طراحی یک تمام جمع کننده کم مصرف مبتنی بر تکنولوژی نانولوله های کربنی

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 899

This Paper With 12 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CBCONF01_0698

تاریخ نمایه سازی: 16 شهریور 1395

Abstract:

در این مقاله یک تمام جمع کننده ی کم مصرف مبتنی بر ترانزیستورهای اثرمیدانی نانولوله ی کربنی را ارائه می دهیم.بهره وری انرژی یکی از ویژگی های مورد نیاز بسیاری از سیستم های الکترونیکی مدرن طراحی برای عملکرد بالا و برنامه-های کاربردی قابل حمل شده است و به طور عمده به عملکرد اجزاء داخلی حال حاضر سیستم بستگی دارد. اجزاء داخلیباید از مصرف توان کم و سرعت بالا بهره ببرند. طراحی بهینه از گیت های XOR-XNOR مبتنی بر نانولوله های کربنیمی تواند عملکرد مدار تمام جمع کننده را بهبود بدهد. در این مقاله بهبود عملکرد مدار تمام جمع کننده پیشنهادی بامدارهای تمام جمع کننده از جمله CCMOS ، CMOS پل، CNTFET FA1 ، CNTFET FA2 ، CNTFET FA3 ، CNTFET FA4 مقایسه می شود.

Keywords:

تمام جمع کننده , ترانزیستور اثر میدانی نانولوله ی کربنی , گیت XOR , نانوالکترونیک

Authors

مهرو سعیدی بروجنی

دانشکده مهندسی کامپیوتر، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

مهدی دولتشاهی

دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Y. Safaei mehrabani, M. Eshghi, "A Symmetric, Multi -Threshold, High-Speed ...
  • R. Faghih mirzaee, Y. Safaei mehrabani, M. Eshghi, "A Novel ...
  • S. Lin, et al., "A novel CNTFET-b ased ternary logic ...
  • MWSCAS'0) 52nd IEEE International Midwest Symposium _ 2009, pp. 435-438. ...
  • A. Rayc howdhury and K. Roy, "Carbon nanotube electronics: design ...
  • performance and low-power digital circuits, " Circuits and Systems I: ...
  • Y. B. Kim, Y.-B. Kim, and F. Lombardi, "A novel ...
  • M. Moaiyeri, M. Nasiri, N. Khastoo, "An efficient ternary serial ...
  • F. Sharifi, M. Moaiyeri, K. Navi, N. Bagherzadeh, "Robust and ...
  • G. Cho, F. Lombardi, "Design and process variation analysis of ...
  • C.-H. Chang, J. Gu, and M.Zhang, "A review of 0.18-/spl ...
  • performances for tree structured arithmetic circuits, " Very Large Scale ...
  • M. Masoudi, M. Mazaheri, A. Rezaee, K. Navi, "Designing high-speed, ...
  • O. Kavehei, et al., "Design of robust and hi gh-p ...
  • A. M. Shams, et al., "Performance analysis of low-power 1-bit ...
  • J. Deng and H.-S. Wong, "A compact SPICE model for ...
  • J. Deng and H.-S. Wong, "A compact SPICE model for ...
  • (2013). Stanford CNFET Model [Stanford Nano electronics Lab. Available: https://nano. ...
  • نمایش کامل مراجع