پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP
Publish place: The first international conference of modern research engineers in electricity and computer
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,218
This Paper With 15 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0838
تاریخ نمایه سازی: 16 شهریور 1395
Abstract:
از آنجایی که پیش بینی شده تعداد ترانزیستورهای روی یک تراشه در هر دو سال، دوبرابر خواهد شد و تولیدکنندگانتراشه از کاهش ابعاد ترانزیستورها استفاده کرده اند تا تعداد ترانزیستورها را به صورت نمایی افزایش دهند، کاهش ابعادترانزیستورها در تکنولوژی CMOS به زودی پایان خواهد یافت. بنابراین وقتی ابعاد به محدوده ضخامت یک یا دو اتمبرسند، کاهش ابعاد باید متوقف شده و تکنولوژی جدیدی مورد استفاده قرار گیرد. یک جایگزین مناسب برای مداراتتکنولوژی CMOS ، بهره گیری از فناوری نانو است. در این مقاله گیت های پایه مبتنی بر ترانزیستورهای CMOS وCNTFET در نرم افزار Hspice در تکنولوژی 320 نانومتر و با منبع تغذیه 0.9 ولت شبیه سازی و با یکدیگر مقایسهشده اند. سرعت، توان مصرفی و سایر خواص گیت های دیجیتال بر مبنای این ترانزیستورها با شبیه سازی به دست خواهدآمد. با انجام این شبیه سازی و ایجاد شرایط یکسان برای هر دو تکنولوژی نتایج نشان می دهد که با جایگزینیCNTFET ، توان مصرفی و تاخیر گیت های منطقی کاهش می یابد. بنابراین سرعت پاسخگویی گیت افزایش می یابد ومشکلات CMOS که توان مصرفی و تاخیر بالا در ابعاد کوچک بود برطرف می گردد.
Keywords:
Authors
مرضیه بهشتی اصل
کارشناسی ارشد برق الکترونیک
حسام رضاپناه
کارشناسی ارشد برق الکترونیک
سعید گل محمدی
دانشیار دانشکده فناوری های نوین دانشگاه تبریز و
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :