طراحی مدارهای جمع کننده ی تک بیتی هایبرید برای کاربردهای توان پایین
عنوان مقاله: طراحی مدارهای جمع کننده ی تک بیتی هایبرید برای کاربردهای توان پایین
شناسه ملی مقاله: ICELE01_131
منتشر شده در کنفرانس بین المللی مهندسی برق در سال 1395
شناسه ملی مقاله: ICELE01_131
منتشر شده در کنفرانس بین المللی مهندسی برق در سال 1395
مشخصات نویسندگان مقاله:
علیرضا نویدی - دانشجو مقطع کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق
علیرضا حسن زاده - استادیار دانشگاه شهید بهشتی، دانشکده برق و کامپیوتر
خلاصه مقاله:
علیرضا نویدی - دانشجو مقطع کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق
علیرضا حسن زاده - استادیار دانشگاه شهید بهشتی، دانشکده برق و کامپیوتر
دراین مقاله 5 نوع جمع کننده تک بیتی هایبریدی برای کاربردهای توان پایین در تکنولوژی 90 نانومتر مورد تحلیل و بررسی قرار گرفته است. این مدار ها از لحاظ توان مصرفی، تاخیر انتشار، مخاطره و حاصل ضرب توان تاخیر مورد بررسی قرار گرفته اند. بهترین طرح در این مدارها توان 1.87 میکرو وات مصرف می کند و دارای تاخیر 280 پیکو ثانیه و PDP 0.52 را دارد. این پنج طرح جزء کم مصرف ترین و سریع ترین جمع کننده ها هستند که چهار طرح پیشنهادی تاکنون ثبت نشده است. این مدارها با استفاده از نرم افزارHSPICE شبیه سازی شده اند.
کلمات کلیدی: تاخیر انتشار، توان پایین، طراحی هایبرید، جمع کننده سریع
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/503975/