

عنوان مقاله:

کاهش سطح مصرفی در مدارهای دیجیتال آسنکرون با استفاده از خوشه‌بندی

محل انتشار:

دومین کنفرانس ملی فناوری، انرژی و داده با رویکرد مهندسی برق و کامپیوتر (سال: 1395)

تعداد صفحات اصل مقاله: 7

نویسندگان:

رزگار صادقی - دانشکده مهندسی برق، دانشگاه کردستان

هادی جهانی راد - دانشکده مهندسی برق، دانشگاه کردستان

خلاصه مقاله:

این مقاله یک الگوریتم خوشه‌بندی خودکار گیت‌های مدار آسنکرون را بر مبنای شناسایی رفتار گیت‌ها و سطوح عملیاتی گیت‌های موجود با هدف حفظ زنده بودن، حفظ عملکرد، کاهش تاخیر ورودی به خروجی و کاهش مساحت مصرفی مدار ارائه می‌دهد. این الگوریتم از ویژگی زبان‌های توصیف سخت افزار استفاده می‌کند و در سطح انتقال رجیستر RTL خوشه‌بندی را انجام می‌دهد. این الگوریتم بر روی مهمی مدارهای دیجیتال قابل اعمال است. نتایج شبیه‌سازی نشان می‌دهد که الگوریتم ارائه شده برای مدارهای معیار ISCAS کاهش مساحت و زمان اجرا را به‌صورت متوسط 5,517 و 31,417 درصد نسبت به الگوریتم‌های پیشین بهبود می‌دهد

کلمات کلیدی:

بافر اجازهورود TB

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/509418>

