مریم امیری - دانشگاه آزاد اسلامی واحد فسا، گروه مهندسی برق
سجاد مشفع - دانشگاه آزاد واحد ارسنجان
کیهانه امیری - آموزش پرورش استان

در این تحقیق یک تکنیک جدید برای کاهش توان مصرفی مدارهای منطقی دومینو ارائه شد.در مدار پیشنهادی یک بافر استفاده گردید که موجب کاهش توان در مقایسه با منطق دومینو معمولی شد. سپس یک جمع کننده با استفاده از این منطق پیشنهادی طراحی گردید که نتایج حاصل از آن حاکی از توان مصرفی پایین وتأخیر کمتری نسبت به مدارهای جمع کننده قبلی دارد. در شبیه سازی انجام شده از نرم افزار HSpice و تکنولوژی18 /0 میکرومتر استفاده گردید.

استاتیک،تمام جمع کننده ، منطق دومینو ، منطق پویا