شهزاد بحرالعلومی - عضو هیات علمی دانشگاه آزاد اسلامی واحد خرم آباد
مریم بابایی - عضو هیات علمی دانشگاه آزاد اسلامی واحد خرم آباد

سلول جمع کننده، (F.A) ، به عنوان اساسی ترین سلول، بارای سااخت مادارات حسااب، جایگااهی ویژه در علم حساب کامپیوتری یافته است ؛ چرا که بهبود عملکرد پایه ای ترین عنصر در اغلب موارد به بهبود قابل توجهی در سطح سیستم خواهدانجامید [ 7,8,9,10,15 ]. هدف اصلی این مقاله، طراحی نوع جدیدی از مدار تمام جمع کننده با کمترین تعداد ترانزیستور و سرعت بالا می باشد. در طراحی حاضر با بهره گیری از منطق چند مقداری در مد جریان یک مدار تمام جمع کننده که دارایقابلیتهای مدارات چند مقداری مد جریان نظیر جمع جبری رایگان، تراکم وکاهش مسااحت ساطح تراشه، تاخیر بسیارکم ونتیجتا سرعت بالا و کاهش توان مصرفی[ 18 و 1] می باشد، ارائه گردیده است. همچناین با طراحی محدوده جریان، حاشیه امنیت بالا و مناسبی در برابر نویز ایجاد کرده ایم. در طراحی و پیاده سازی جمع کننده پیشنهادی کلیه شبیه سازیها با استفاده از نرم افزار Hspice و تکنولوژی m18. 0 ، (180nm) و ولتاژ تغذیه ، v 1/8 انجام گرفته است.

تمام جمع کننده، مد جریان، منطق چند مقداری،آشکارساز آستانه