فهیمه یزدان پناه - استادیار، گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان
سمیه بشار - دانشجوی کارشناسی ارشد، مهندسی کامپیوتر ، موسسه آموزش عالی غیرانتفاعی بعثت،کرمان

بیشتر روش های کاهش توان در مدارهای قابل پیکربندی بر روی کاهش توان پویا تمرکز دارند. این روش ها در سه بخش مدار، معماری و روش های طراحی با ابزارهای کامپیوتری طبقه بندی می شوند. در اولین اقدام برای ساختن مدارهای قابل پیکربندی با توان مصرفی پایین یک نسخه از مدارهای قابل پیکربندی زایلیکس ارائه شد که برای کاهش توان در منطق مسیر ساخت آن تغییرات قابل توجهی ایجاد شده است. اول اینکه به منظور داشتن اتصالات بیشتر داخل جدول جستجو، جدول جستجو هایی با پنج ورودی به جای جدول جستجو های با چهار ورودی استفاده شده است. دوم اینکه یک معماری مسیر یابی از شبکه های کاهش دوبعدی استفاده شده و نزدیک ترین همسایه ها را به یکدیگر متصل کرده است. سوم اینکه اتصالات با ولتاژ متناوب و پایین انتخاب شده است. و سرانجام فرکانس داخل بلاک های منطقی به کمک استفاده از فلیپ فلاپ های دو لبه به نصف کاهش داده شده اند. در این مقاله روش های اساسی برای کاهش توان پویا بررسی می شود.

مدارهای قابل پیکربندی، اتلاف توان پویا، ولتاژ آستانه