سید قاسم رضوی پور - مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر
سید احمد معتمدی - مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر
علی افضلی کوشا - آزمایشگاه نانو سیستمهای توان پائین سرعت بالا، دانشکده مهندسی برق و ک

در این مقاله یک سلول حافظه SRAM با توان مصرفی کمتر و نیز سرعت بیشتر وحساسیت کمتر به نویز و با اندکی افزایش سطح ارائه می گردد. این تکنیک توان مصرفی سلول را مستقل از منطق ذخیره شده در آن کاهش می دهد. سلول جدید در تکنولوژی 45nm شبیه سازی شده است. در مقایسه با سلول SRAM متداول، طراحی جدید جریان نشتی گیت را بیش از 26 % وتوان حالت Standby را 37 % برای ضخامت اکسید 1/4nm کاهش می دهد. سرعت دستیابی در طراحی جدید برای عملیات خواندن 8/8% بهبود یافته در حالی که سرعت نوشتن بدون تغییر می ماند.

، جریان نشتی گیت، SRAM، PP-SRAM