CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و شبیه سازی سیستماتیک قسمت دیجیتال مبدل 20bit SAR ADC در تکنولوژی 65nm CMOS

عنوان مقاله: طراحی و شبیه سازی سیستماتیک قسمت دیجیتال مبدل 20bit SAR ADC در تکنولوژی 65nm CMOS
شناسه ملی مقاله: DMECONF02_030
منتشر شده در دومین کنفرانس سراسری دانش و فناوری مهندسی مکانیک و برق ایران در سال 1395
مشخصات نویسندگان مقاله:

میثم نیکوکار - دانشگاه آزاد اسلامی واحد مهریز
محمدجعفر تقی زاده مروست - دانشگاه آزاد اسلامی واحد مهریز، استادیار دانشگاه

خلاصه مقاله:
در این مقاله یک مبدل 20bit SAR ADC طراحی و شبیه سازی شده است، تکنیک ها و روش های جدیدی جهت بالا بردن افزایش رزولویشن SAR ADC تا 20 بیت بکار رفته است. استفاده از یک و مقایسه گر در ساختار اینگونه مبدل، باعث پایین آمدن آفست، ساخته شدن مبدل در مساحت کوچکتر و در نتیجه کاهش توان مصرفی تا حد امکان شده که دلایل ذکر شده، این نوع مبدل را به یکی از متداول ترین مبدل های آنالوگ به دیجیتال در نرخ نایکوئیست به شمار می رود. با توجه به اینکه سرعت بالا مد نظر می باشد باید تک تک قسمت های این مبدل از سذعت بالا برخوردار باشند. لذا از مبدل دیجیتال به آنالوگ خازنی از نوع پینگ پنگ که دارای سرعت بالاتری است و یک الگوریتم بازگشتی جدید با کاهش تعداد گام ها، برای کاهش محاسبات قسمت دیجیتال این مبدل در قسمت SAR Logic طراحی و از یک مقایسه کننده سرعت بالا 20MS/s ، بهره برده ایم. نتایج شبیه سازی طراحی با استفاده از نرم افزار شبیه سازی HSPICE8، تعداد بیت موثر برابر 5.42 را در فرکانش نمونه برداری 2.1Gs/s و ولتاژ تغذیه 1.2 ولت نشان داده است.

کلمات کلیدی:
الگوریتم بازگشتی، سرعت، رزولوشن، مقایسه کننده، دقت

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/561519/