

عنوان مقاله:

پیاده سازی نوین دیکدر BCH جهت کاهش پیچیدگی سخت افزار در حافظه های NAND Flash

محل انتشار:

کنفرانس بین المللی چشم انداز 2020 و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات (سال: 1395)

تعداد صفحات اصل مقاله: 7

نویسندگان:

مسعود حضرتی - دانشگاه محقق اردبیلی

جواد جاویدان - دانشگاه محقق اردبیلی

شهرام جمالی - دانشگاه محقق اردبیلی

خلاصه مقاله:

امروزه یکی از اصلی ترین چالش های موجود در صنایع ارتباطی مخصوصا در حافظه ها میزان حجم سخت افزار و تعداد ترانزیستورها است. دیکدر BCH یکی از انواع رمزگشاهای است که تحت میدان گالوا عمل می کند و این خود باعث پیچیدگی سخت افزاری بالایی می شود. ایده اصلی در این مقاله پیاده سازی زیر بلوک یافتن چند جمله ای خطایاب با استفاده از الگوریتمی با عنوان TiBM است. همچنین نتایج به دست آمده را با سایر الگوریتم های مشابه مقایسه کرده ایم که نتایج به دست آمده نشان دهنده کاهش چشمگیر حجم سخت افزار در دیکدر BCH است.

کلمات کلیدی:

پیچیدگی سخت افزار، ترانزیستور، دیکدر BCH، میدان گالوا، رمزگشایی

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/572061>

