CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی یک تقویت کننده تفاضلی دو طبقه کم توان با بهره بالا

عنوان مقاله: طراحی یک تقویت کننده تفاضلی دو طبقه کم توان با بهره بالا
شناسه ملی مقاله: ECCIRD01_016
منتشر شده در کنفرانس توسعه پژوهش های نوین در مهندسی برق و کامپیوتر در سال 1395
مشخصات نویسندگان مقاله:

اویس سلیمان احمدی - دانشجوی کارشناسی ارشد مهندسی برق، طراحی مدارات مجتمع، دانشگاه صنعتی سجاد مشهد
الهه فروزان - دانشجوی کارشناسی مهندسی کامپیوتر، سخت افزار، دانشگاه صنعتی سجاد مشهد

خلاصه مقاله:
با توجه به پیشرفت تکنولوژی، طراحی مدارات مجتمع به سوی سایزهای کوچکتربامیزان قطعات بالاتر می رود. با فشرده شدن هرچه بیشتر مدارات مجتمع طراحان تمایل دارند تا پارامترهای این مدارات را تا جای ممکن بهبود ببخشند مانند توان تلفاتی کمتر، تغذیه کمتر و بهره هرچه بیشتر. همچنین پارامترهای مهم دیگری در مدارات مجتمع مانند (sr(slew rate ونسبت رد حالت مشترک (CMRR) و PSRR هستند که در طی روند مجتمع سازی تا جای ممکن باید این پارامتر ها در بهترین حالت خود قرار گیرند.از طرفی بین پارامترهای یک مدار مجتمع یک trade off حاکم هست به این معنی که بهبود بخشیدن به یک پارامتر، یک پارامتر دیگر را خراب میکند.به نوعی وظیفه طراح ایجاد یک مصالحه بین این پارامترها جهت رسیدن به پاسخ مطلوب می باشد.در این مقاله یک تقویت کننده دو طبقه تفاضلی پیشنهاد شده است که با تغذیه Vdd = |Vss| = 2.5V و دارای توان تلفاتی بسیار پایین به مقدار0.625mv در عین حال دارای بهره dc بالا میباشد که از تکنولوژی 0.18μm استفاده کرده ایم. تمامی شبیه سازی ها با کمک نرم افزار hspice صورت گرفته است.

کلمات کلیدی:
تقویت کننده توان پایین، cmos، تقویت کننده دو طبقه، بهره dc بالا در تقویت کننده دو طبقه

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/572811/