

عنوان مقاله:

دومینو مبتنی بر مقایسه جریان ارتقاء یافته برای طراحی گیت های عریض توان پایین

محل انتشار:

فصلنامه مهندسی برق دانشگاه تبریز، دوره 47، شماره 1 (سال: 1396)

تعداد صفحات اصل مقاله: 10

نویسنده:

محمد آسیایی - استادیار، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران

خلاصه مقاله:

در این مقاله یک مدار دومینو جدید برای کاهش توان مصرفی گیت های عریض بدون کاهش چشم گیر سرعت پیش نهاد می شود. در تکنیک مداری پیشنهادی از مقایسه جریان شبکه پایین کش با جریان مرجع جهت تولید خروجی مناسب استفاده می شود. بدین طریق دامن تغییرات دو سر شبکه پایین کش کم شده و توان مصرفی کاهش می یابد. همچنین از یک ترانزیستور در حالت دیودی به صورت سری با شبکه پایین کش استفاده شده است تا جریان نشتی زیر آستانه کاهش و مصونیت در برابر نویز افزایش یابد. شبیه سازی گیت های OR عریض با استفاده از نرم افزار HSPICE در فناوری 90 نانومتر CMOS انجام شده است. نتایج شبیه سازی گیت های 64OR بیتی در تاخیر یکسان، 39% کاهش توان و 2/1 برابر بهبود مصونیت در برابر نویز را نسبت به مدار دومینو استاندارد نشان می دهند.

کلمات کلیدی:

منطق دومینو، گیت های عریض، جریان نشتی، مصونیت در برابر نویز

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/601173>

