

## عنوان مقاله:

یک راهکار جدید برای کاهش جریان نشتی در کلید های CMOS

## محل انتشار:

فصلنامه مهندسی برق و الکترونیک ایران، دوره 13، شماره 4 (سال: 1395)

تعداد صفحات اصل مقاله: 8

## نویسندگان:

ناصر حسن زاده - کارشناس ارشد - دانشکده مهندسی برق و کامپیوتر - دانشگاه سمنان - سمنان - ایران

محمد دانایی - استادیار - دانشکده مهندسی برق و کامپیوتر - دانشگاه سمنان - سمنان - ایران

## خلاصه مقاله:

کلیدهای CMOS یکی از ساختارهای اصلی و تاثیرگذار مدارهای الکترونیکی به شمار میروند و به طور گسترده در مدارهای آنالوگ کاربرد دارند. یکی از شاخصه‌های غیر ایده‌آل این کلیدها مقاومت حالت خاموش و جریان نشتی معکوس آنها است. به منظور کاهش جریان نشتی کلیدهای ماسفت و در نتیجه آن افزایش مقاومت حالت خاموش کلید، یک روش جدید در این مقاله ارائه شده است. این راهکار با بهره برداری از اثر بدنه و افزایش ولتاژ آستانه میتواند برای مدارهای پرتونگاری (توموگرافی) خازنی استفاده شود. ساختار ارائه شده علاوه بر کاهش جریان نشتی معکوس، باعث کاهش خازن های پارازیتی کلید، کاهش جریان نشتی ناشی از پدیده Punch-Trough و رسیدن به مقاومت حالت روشن پایین تر نیز می شود. نتایج شبیه سازی با استفاده از نرم افزار HSPICE بدست آمده و برای آن از یک نمونه مدل تجاری با طول کانال  $0.18\mu\text{m}$  استفاده شده است. نتایج شبیه سازی نشان می دهد که جریان نشتی معکوس نسبت به کلید NMOS، بیش از چهار برابر و نسبت به کلید بوت استرپ بیش از سه برابر کمتر شده است. علاوه بر آن کلید پیشنهادی رفتار دمایی پایدارتر و تغییرات کمتری در گوشه های پروسه دارد.

## کلمات کلیدی:

جریان نشتی معکوس، کلید ماسفت، مقاومت حالت خاموش، اثر بدنه و ولتاژ آستانه

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/604349>

