طراحی همبندی مربع تودرتو برای شبکه روی تراشه

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 414

This Paper With 11 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

COMCONF04_127

تاریخ نمایه سازی: 10 تیر 1396

Abstract:

دراین مقاله همبندی (topology) جدیدی به نام مربع تودرتو برای شبکه روی تراشه معرفی شده است. این همبندی با چهار همبندی مطرح Mesh, Torus, Hypercube, Tree در حالت 2 بعدی با 16 گره مقایسه شدهاست و می تواند کاملا جایگزین همبندی Mesh که امروزه در بسیاری از پردازنده ها بکار می رود، بشود؛ حتی جایگزین خوبی برای Torus و Hypercube است چون تعداد اتصالات این همبندی 4 تا کمتر از این دو است. در این همبندیقطر و هزینه به میزان 33 درصد و تاخیر ایده آل بیش از 14 درصد نسبت به Mesh بهبود یافته است همچنین پهنای باند برشی و کشش ایده آل بیش از 2 برابر شده است. این طرح نسبت به همبندی Tree و Ring دارای تاخیر ایده آل وقطر کمتر؛ و پهنای باند برشی بیشتری است

Authors

علیرضا نویدی

دانشجو مقطع کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق

رضا صباغی ندوشن

دانشیار دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • A. Chaurasia and V. Sehgal, "Optimal buffer-size by Synthetic Self-similar ...
  • diagno sis-on-a-chip : Large Diseaseء 2. Y. Xue, Z. Qian, ...
  • L. Bononi and N Concer, "Simulation and Analysis of Network ...
  • L. Benini, GD. Micheli, "Networks on chip: a new paradigm ...
  • A. Ansari, M. Ansari and M. Khan, "Performance Evaluation of ...
  • R. S abb aghi-Nadoo shan, M. Modarressi, H. Sarbazi "The ...
  • New Hybrid Topology for A؛ه 7. M. Tahghighi, M. Mousavi, ...
  • Y. Wu, J. Zhao, D. Chen and D. Guo, "Modeling ...
  • K. Chen, S. Lin, H. Hung and A. Wu, _ ...
  • J. Duato, S. Yalamanchili, and L. Ni, Interc onection Networks, ...
  • W. Dally and B. Towles, Principles and Practices of Interconnecti ...
  • Y. Hoskote, S. Vangal, A. Singh, et al., _ 5-GHz ...
  • tile sub-100-w TeraFLOPS processor An:ه 13. S.R. Vangal, J. Howard, ...
  • Y.P. Zhang, T. Jeong, F. Chen et al., _ study ...
  • N. Alzeidi, K. Day, A. Touzene and B. Arafeh, "M8NoC: ...
  • https ://newsroom. intel. com/chip- shots/chip- shot- intel-name S- the- technology-to ...
  • httpss :/www.top5 00.org/lists/20 13/06 ...
  • N. R. Agida, et al, "Blue Gene/L Torus Interconne ction ...
  • https : //www. hpcwire. com/20 1 1/1 1 /07/fuj itsu_unveil ...
  • http ://www. computerhi story. org/revo luti on/ sup ercomputers/ 1 ...
  • K. S ankaralingam, R. Nagarajan, et al., _ Distributed Micro ...
  • نمایش کامل مراجع